


1.2 小型化锁相源模块

概述

小型化锁相源模块产品是采用微组工艺，结合我公司 LTCC 多层布线技术、一体化管壳技术推出的超小型锁相源解决方案。采用单环锁相技术，集成了控制器和放大器，使用时只需输入参考信号，加电即可输出所需频率。也可根据外部控制命令输出不同频率。

小型化锁相源包含金属气密管壳和 LTCC 一体化管壳两种封装形式。金属气密管壳采用微波绝缘子作为输出接口，输出频率可覆盖至 Ku 波段。为适应微波系统小型化需求，我们推出了 LTCC 一体化管壳，支持表贴安装使用。

电路原理框图



可定制小型化锁相源模块

性能特点

- 点频或跳频输出，输出频率可定制
- 频率覆盖范围 120MHz~18GHz
- 全密封设计，可靠性高
- 一体化管壳，使用方便
- 适用于各类特殊应用环境




典型系列产品电性能指标


在输入参考信号频率为 100MHz，输入参考信号功率为 +5dBm，相位噪声优于 -150dBc/Hz@1kHz 的输入条件下，可达到下表所列出的典型性能指标。其中输入输出频率按照用户需求定制，产品功耗与输出功率相关。

输出频率	输出功率	相位噪声 (dBc/Hz)		杂散 (dBc)	功耗
		频偏 1kHz	频偏 10kHz		
0.12GHz	+13dBm	-125	-130	-75dBc	+5V/200mA
0.5GHz	+13dBm	-117	-125	-75dBc	+5V/200mA
1GHz	+13dBm	-111	-123	-70dBc	+5V/200mA
2GHz	+13dBm	-108	-117	-70dBc	+5V/200mA
4GHz	+13dBm	-102	-111	-70dBc	+5V/200mA
8GHz	+13dBm	-96	-105	-70dBc	+5V/200mA
12GHz	0dBm	-93	-101	-50dBc	+5V/300mA
18GHz	0dBm	-90	-98	-50dBc	+5V/300mA

典型性能曲线图




近端杂散



相位噪声

外形图

HK-D1 封装:




尺寸符号	数值			尺寸符号	数值		
	最小	公称	最大		最小	公称	最大
D	14.80	--	15.20	e	--	2.20	--
E	11.80	--	12.20	b	--	0.50	--
A	2.80	--	3.20	L	--	1.15	--
Z	--	2.00	--	L1	--	0.50	--

注: 未注公差 ±0.20mm。除 A、D、E 尺寸外, 其余尺寸设计保证。

外形图 (单位: mm)

HK-D2 封装:



尺寸符号	数值				数值		
	最小	公称	最大		最小	公称	最大
D*	11.8	--	12.2	e1	--	2.0	--
E*	14.8	--	15.2	b	--	0.3	--
A*	2.8	--	3.2	b1	--	1.5	--
L	--	--	2.0	e	--	4.0	--
L1	--	--	3.0				

注 1: 除带 * 尺寸外, 其余尺寸设计保证, 不检验。
 注 2: 未注公差 $\pm 0.2\text{mm}$ 。

使用注意事项

- 1) 供电要求稳定、纯净, 建议采用 LDO 稳压后进行供电, 电源输入端推荐并联 $10\mu\text{F}$ 、 $0.1\mu\text{F}$ 的电容到地。
- 2) 由于频综模块内部电源处理电路很简单, 不足以滤除 DC/DC 电源的开关杂波信号, 所以, 在对相噪和杂散有较高要求的场合, 不推荐 DC/DC 输出对模块直接供电。
- 3) 采用 179°C 低温焊膏焊接。

HKM9005G 型频率源模块

性能特点


- 参考频率 100MHz
- 频率覆盖范围 30MHz~3GHz
- 水密一体化管壳，使用方便
- 外接控制器，灵活控制输出频率
- 锁定时间 $\leq 30\mu\text{s}$




典型产品电性能指标

参考频率	100MHz
参考功率	2dBm~12dBm
参考相噪	$\leq -150\text{dBc/Hz}@1\text{kHz}$
输出频率	30MHz~3000MHz
频率步进	10Hz
输出功率	7.5dBm~9.5dBm@0.5GHz, 4.5dBm~8.5dBm@1GHz, 3.5dBm~8.5dBm@1.5GHz, 2.5dBm~7.5dBm@2GHz, 1.5dBm~7dBm@2.5GHz, 1dBm~6.5dBm@3GHz
功率平坦度	$\leq 4\text{dB}(@1120\text{MHz}\sim 1612\text{MHz})$
相位噪声	$\leq -90\text{dBc/Hz}@100\text{Hz}$
	$\leq -100\text{dBc/Hz}@1\text{kHz}$
	$\leq -105\text{dBc/Hz}@10\text{kHz}$
	$\leq -105\text{dBc/Hz}@100\text{kHz}$
	$\leq -120\text{dBc/Hz}@500\text{kHz}$
	$\leq -130\text{dBc/Hz}@1\text{MHz}$
	$\leq -150\text{dBc/Hz}@10\text{MHz}$
二次谐波	$\leq -10\text{dBc}$
杂散	非整数边界杂散 (偏离中心频率 $\pm 500\text{kHz}$ 以外至二次谐波范围): $\leq -75\text{dBc}$
	整数边界杂散 (偏离中心频率 $\pm 1500\text{kHz}$ 以外至二次谐波范围): $\leq -70\text{dBc}$
锁定指示	锁定: 2.7V~3.5V
	失锁: $\leq 0.2\text{V}$
锁定时间	开启 AC 功能: $\leq 30\mu\text{s}$
	关闭 AC 功能: $100\mu\text{s}$
重量	$\leq 10\text{g}$
工作电流	$\leq 260\text{mA}$
工作温度	$-55^\circ\text{C} \sim 85^\circ\text{C}$

典型性能曲线图



频率 - 电流曲线




频率 - 功率曲线

外形图

HK-D1

管脚定义



引出端号	符号	名称	引出端号	符号	名称
1	REF	参考输入	7	VCC	+5V 电源
2	AC	脉冲输入	8	LD	锁定指示
3	NC	空	9	CLK	时钟
4	NC	空	10	DAT	数据
5	NC	空	11	LE	使能
6	NC	空	12	RF	射频输出


注 1：电路底部除管脚外，其余为大面积地，使用时需焊接到地。

注 2：管脚 3~ 管脚 6 内部悬空，使用时可焊接到地。


注 3：若频率源作为点频或不使用快锁功能时，将 AC 脚接地。

应用电路

电路供电要求稳定、纯净，建议采用 LDO（推荐 TI 公司的 TPS7A4700）稳压后进行供电，电源输入端推荐就近并联一个 $10\mu\text{F}$ 的去耦电容，典型应用电路如下图所示。



电路在系统开电时，需按“上电控制流程图”的流程进行上电操作，故在绘制电路图时，需按原理框图或类似的电路进行绘制，将 LDO 的使能端（EN 脚）接到 FPGA 的其中一个 IO，便于对 LDO 进行断电操作。



电路上电控制流程图

HKMX1CG(40M13940M) 型点频源

性能特点

- 参考频率 40MHz
- 频率覆盖范围 10MHz~15GHz
- 水密一体化管壳，使用方便
- 可直接输出点频
- 可外接控制器，灵活控制输出频率
- 锁定时间 $\leq 30\mu s$


典型产品电性能指标

参考频率	40MHz
参考功率	0dBm~10dBm
参考相噪	$\leq -140\text{dBc}/\text{Hz}@1\text{kHz}$
输出频率	13940MHz
输出功率	0~4dBm
相位噪声	$\leq -85\text{dBc}/\text{Hz}@1\text{kHz}$
	$\leq -90\text{dBc}/\text{Hz}@10\text{kHz}$
	$\leq -95\text{dBc}/\text{Hz}@100\text{kHz}$
二次谐波	$\leq -15\text{dBc}$
杂散	$\leq -60\text{dBc}$
锁定指示	锁定: 2.7V~3.5V
	失锁: $\leq 0.2\text{V}$
工作电流	$\leq 400\text{mA}@5\text{V}$
工作温度	$-55^\circ\text{C} \sim 85^\circ\text{C}$

外形图

HK-D1

管脚定义




引出端号	符号	名称	引出端号	符号	名称
1	REF	参考输入	7	VCC	+3.3V 电源
2	PC	厂家预留	8	LD	锁定指示
3	PD	厂家预留	9	NC	空
4	NC	空	10	NC	空
5	NC	空	11	NC	空
6	NC	空	12	RF	射频输出

注 1: 电路底部除管脚外, 其余为大面积地, 使用时需焊接到地。
注 2: 管脚 4~ 管脚 6、管脚 9~ 管脚 11 内部悬空, 使用时可焊接到地。
注 3: 管脚 2、管脚 3 为厂家预留, 使用时需悬空。

应用电路

电路供电要求稳定、纯净, 电源输入端推荐就近并联一个 $10\mu\text{F}$ 的去耦电容。电路 8 脚接 FPGA 的 IO, 用于监控频率源是否锁定, 典型应用电路如下图所示。



典型应用线路图

HKM9116G 型 X 波段跳频源

性能特点


- 参考频率 100MHz
- 频率覆盖范围 8950MHz~9950MHz
- 气密一体化管壳, 使用方便
- 外接控制器, 灵活控制输出频率




典型产品电性能指标

特性		条件	极限值		单位
		输入信号 100MHz, 5dBm~9dBm 相位噪声 $\leq -120\text{dBc/Hz}@100\text{Hz}$; $\leq -145\text{dBc/Hz}@1\text{kHz}$ $\leq -150\text{dBc/Hz}@10\text{kHz}$ $\leq -155\text{dBc/Hz}@100\text{kHz}$ VCC= +5V (输入信号电平偏大时相位噪声更优)	最小	最大	
输出频率		--	8950	9950	MHz
输出功率		--	10	--	dBm
频率步进			2.5		MHz
相位 / 噪声	@100Hz	--	--	-85	dBc/Hz
	@1kHz	--	--	-96	
	@10kHz	--	--	-103	
	@100kHz	--	--	-101	
	@1MHz	--	--	-111	
杂散抑制		--	60	--	dBc
跳频时间		--	--	100	us
自检指示		失锁	0	0.2	V
		锁定	3.2	3.4	V
工作电流		--	280	320	mA


典型性能曲线图



近端杂散



远端杂散



二次谐波抑制




相位噪声

外形图

HK-D2

管脚定义



引出端排列


引出端号	符号	名称	引出端号	符号	名称
1	REF	100M 输入	7	CLK	SPI 时钟
2	+5V	+5V 电源输入	8	PC	用户调试用
3	LD	锁定指示	9	PD	用户调试用
4	EN	SPI 使能	10	GND	地
5	TRI	触发	11	RF	射频输出
6	DAT	SPI 数据			

注 1: 电路底部除管脚外, 其余为大面积地, 使用时需焊接到地。

注 2: 管脚 8、管脚 9 为厂家预留, 使用是需悬空。


应用电路

电路供电要求稳定、纯净，建议采用 LDO（推荐 TI 公司的 TPS7A4700）稳压后进行供电，电源输入端推荐就近并联一个 10 μ F 的去耦电容，典型应用电路如下图所示。



典型应用线路图

频率控制



控制时序图

说明：频率控制数据格式（共四字节）：

数据帧头	数据高字节	数据低字节	数据帧尾
0XA5	Freq_H	Freq_L	0XFE

注：在 CLK 上升沿发 DAT 数据

输出频率范围从 8950MHz~ 9950MHz 以 2.5MHz 为单位步进，总共 401 个频率点。频点号 0~400 分别对应 8950MHz~ 9950MHz。通信中用两个字节表示频点号（Freq）， $Freq = Freq_H * 256 + Freq_L$ 。

SPI 时钟速率不大于 12.25MHz。建议发送字节之间间隔 0.3 微秒。

HKM9211G 型 C 波段跳频源

性能特点


- 参考频率 100MHz
- 频率覆盖范围 4630MHz~4900MHz
- 气密一体化管壳，使用方便
- 外接控制器，灵活控制输出频率




典型产品电性能指标

特性	条件		极限值		单位
	输入信号 100MHz, 0dBm~12dBm 相位噪声 $\leq -135\text{dBc/Hz}@1\text{kHz}$ $\leq -140\text{dBc/Hz}@10\text{kHz}$ VCC= +5V		最小	最大	
输出频率	--		4630	4900	MHz
输出功率	--		9.5	--	dBm
频率步进	--		1	--	MHz
相位噪声	@1kHz	--	--	-104	dBc/Hz
	@10kHz	--	--	-103	
杂散抑制	--		65	--	dBc
二次谐波抑制	--		--	-12	dBc
跳频时间	--		--	25	us
自检指示	失锁		0	0.2	V
	锁定		3.2	3.4	V
工作电流	--		190	210	mA


典型性能曲线图




鉴相杂散



小数分频整数边



二次谐波抑制




相位噪声

外形图

HK-D1

管脚定义



引出端排列

引出端号	符号	名称	引出端号	符号	名称
1	REF	参考输入	7	RF	射频输出
2	VCC	+5V 电源	8	NC	空
3	LE	使能	9	NC	空
4	DAT	数据	10	NC	空
5	CLK	时钟	11	NC	空
6	LD	锁定指示	12	NC	空


注 1：电路底部除管脚外，其余为大面积地，使用时需焊接到地。

注 2：管脚 8~ 管脚 12 内部悬空，使用时可焊接到地。

注 3：管脚 3~ 管脚 6 为 3.3V-LVTTL 电平。

应用电路


电路供电要求稳定、纯净，建议采用 LDO 稳压后进行供电，电路底部需大面积接地，典型应用电路如下图所示。



典型应用线路图

频率控制：

- 1、串口时钟 CLK 的最高频率为 50MHz
- 2、单个寄存器写操作时序图：



其中第一为 /WR 置为 0(表示写)，a5~a0 为寄存器地址，d23~d0 为寄存器值。

属性	符号	极限值		单位
		最小	最大	
LE 到 CLK 建立时间	t1	8		ns
DAT 到 CLK 建立时间	t2	10		ns
DAT 到 CLK 保持时间	t3	10		ns
CLK 高电平持续时间	t4	8		ns
CLK 低电平持续时间	t5	8		ns
LE 高电平持续时间	t6	640		ns
LE 低电平持续时间	t7	20		ns